logic gates; VLSI; polynomials; delays; multiplying circuits; efficient parallel finite field modular multiplier; redundant canonical basis representation; irreducible all one polynomial; fast bit-parallel multipliers; 2-input AND gates; 2-input XOR gates; high speed VLSI implementations;
机译:一类有限域GF(2 / sup m /)的低复杂度并行乘法器的模块化构造
机译:有限域GF(2〜m)上的有效位并行乘法器
机译:穿刺平行有限域乘法器的有效实现
机译:有限域中不同不可约多项式的位并行乘法器
机译:功能分解有限域乘法器,以在现场可编程门阵列上高效实现。
机译:一种高度非线性替代盒(S-Box)设计使用模块化组在有限域上的投影线上的动作设计
机译:高效执行位并行有限场乘法器
机译:一种利用自对偶正规基础设计有限域乘法器的算法