VLSI; counting circuits; clocks; CMOS logic circuits; built-in self test; oscillators; integrated circuit testing; five-phase twisted-ring counter circuit; phased clock signals; phase difference; tree-like structure; EXOR5 gate; mirroring structure; primitive-expanded counter configuration; transposition mechanism; phase association; interconnecting signals; BIST technique; VLSI testing; ring oscillator; SPICE; CMOS implementation;
机译:使用双环计数器为高性能电路确定性地内置测试模式生成
机译:确定性的内置测试图生成,使用扭曲环计数器为高性能电路生成
机译:基于可重配置运行时可编程和多个扭曲环计数器的片上测试生成方案的设计与实现
机译:五相双扭环计数器电路
机译:在一年中完成建立计数器电路的工作的说明。
机译:具有负反馈的简单基因电路的反直觉随机行为
机译:使用扭环计数器对高性能电路进行内置自检