MPEG-4; shape coding; arithmetic coding; CAE; delay-line buffer;
机译:用于实时图像分解的1D / 2D可重新配置的9/7和5/3 DWT过滤器的内存和区域高效分布式算术基于模块化VLSI架构,用于实时图像分解
机译:使用并行分布式算术的高效区域实时PFFT架构
机译:用于数据挖掘的多字母算术编码的整数实现的高效硬件体系结构
机译:基于实时内容的算术编码的高效建模架构
机译:快速拆分算术编码器体系结构和感知编码方法可增强JPEG2000性能。
机译:共享的突触架构可有效实现自动编码器的FPGA
机译:存储效率JBIG2算术编码器的分析与体系结构
机译:用于高度耦合的实时线性系统应用的高效并行架构