Adders; Hardware design languages; Switching circuits; Integrated circuit modeling; MOS devices; Field programmable gate arrays; Logic gates;
机译:节能型单相时钟通过晶体管绝热逻辑电路的设计与实现
机译:用于实现异步NULL约定逻辑电路的FPGA逻辑元件的设计
机译:使用谐振隧穿晶体管和阈值逻辑的并行加法器设计,降低了电路复杂性
机译:使用传输晶体管逻辑电路的CBNS半字节加法器设计:扩展到FPGA实现
机译:高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:基于PASS晶体管逻辑的4位纹波携带加法器的布局设计
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计