机译:低功耗18T通过晶体管逻辑纹波进位加法器
机译:4位波纹的新设计在纳米级量子点蜂窝自动机上携带加法器
机译:基于高性能CNTFET的全加法器单元的设计,适用于:携带纹波,进位选择和进位跳过加法器
机译:使用量子点元胞自动机的共面全加法器和4位纹波进位加法器的稳健设计
机译:32位Brent Kung加法器(CMOS逻辑)的布局设计
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:图5:插图:4位波纹的网络模型携带加法器,假设单位互连和逻辑延迟。
机译:采用传输晶体管迭代逻辑阵列的异步时序电路设计