Very large scale integration; Table lookup; Digital signal processing; Decoding; Finite impulse response filters; Delays;
机译:利用双组次要输入校正向量降低输入校正向量补偿误差的低误差和硬件效率的固定宽度乘法器
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:使用基于输入重新排序的压缩机的节能高效近似乘法器
机译:用于现场可编程门阵列上多行跨越设计的快速有效的基于存储器的帧数据重新配置的改进框架。
机译:碱性磷酸酶超家族中的一种高效的混杂的水解酶
机译:关于适当使用(输入 - 输出)系数来生成非调查区域投入产出表:对确定输出乘数的影响