Switches; Through-silicon vias; Memory architecture; Computational modeling; Bandwidth; Natural language processing;
机译:基于高速模块化的Systolic阵列的DTCWT,具有平行处理架构,用于FPGA上的2D图像变换
机译:基于二维NTT的脆弱水印嵌入的块并行系统数组体系结构
机译:2D IIR多相时空平面波数字滤波器的大规模并行脉动阵列架构
机译:Maestro:用于协调并行使用许多收缩阵列的记忆逻辑架构
机译:基于脉动阵列的可扩展积分图像体系结构的现场可编程门阵列实现。
机译:用于BLAST算法的基于脉动阵列的FPGA并行架构
机译:用于BLAST算法的基于收缩阵列的FPGA并行架构
机译:用于Toeplitz系统解决方案的高效收缩阵列:VLsI(超大型系统集成)中收缩结构构建方法的示意图