机译:用于BLAST算法的基于收缩阵列的FPGA并行架构
机译:基于高速模块化的Systolic阵列的DTCWT,具有平行处理架构,用于FPGA上的2D图像变换
机译:基于卡尔曼滤波器的FPGA中基于矩阵矩阵的流水线脉动阵列新架构案例研究
机译:基于FPGA的BLAST多击中算法并行架构设计
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:用于BLAST算法的基于脉动阵列的FPGA并行架构
机译:基于卡尔曼滤波器的FPGA中基于矩阵矩阵的流水线脉动阵列新架构案例研究