Circuit faults; Logic gates; Test pattern generators; Runtime; Integrated circuit modeling; Wires;
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:基于单个故障测试模式的双卡故障自动测试模式生成
机译:使用传统的基于故障卡住的自动测试模式生成工具来最大化非目标缺陷检测。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:用于诊断多卡和过渡故障的测试模式质量指标
机译:基于VHDL故障仿真可行性的故障仿真,故障分级和测试模式生成技术综述。