Field programmable gate arrays; Ciphers; Internet of Things; Hardware; Encryption; Hardware design languages;
机译:FPGA的高度可扩展AES算法的FPGA实现,采用改进的混合列和门替换技术,用于TCP / IP中的安全性应用
机译:使用增强安全功能的FPGA有效的AES实现
机译:使用增强安全功能的FPGA有效的AES实现
机译:基于Python的FPGA实现AES使用MIGEN进行安全性
机译:128位AES算法的低功率FPGA实现
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:针对FpGa中实际设置时间违规攻击的不同aEs实现的安全性评估