Feature extraction; Standards; Logic gates; Layout; FinFETs; Pins; Reliability;
机译:逻辑电路的线路和线路中间时间相关的电介质击穿可靠性模拟器的前端
机译:处理器级可靠性仿真器,用于随时间变化的栅极电介质击穿
机译:先进技术节点的时变介电击穿可靠性分析的一种现实方法
机译:电路级可靠性模拟器,用于前端线和线路中的中间时间依赖性介电故障在FinFET技术中
机译:加工引起的损伤对低k有机硅酸盐的导电机理和时间依赖性介电击穿的影响。
机译:质子辐照对常断型AlGaN / GaN栅嵌入式金属-绝缘体-半导体异质结构场效应晶体管随时间变化的介电击穿特性的影响
机译:基于互补拉曼和FTIR光谱研究的Cu /超低k电介质的时间介电击穿失效机理分析及工艺改进