Clocks; Shift registers; Topology; Phase locked loops; Timing; Logic gates;
机译:基于PRBS抖动DDS增强电路的低相位噪声ADPLL
机译:使用SAMBA搜索ORPHAN序列族,SAMB是专用于生物学应用的并行硬件
机译:伪随机函数发生器的学习与区分以及最小的硬件复杂度
机译:增强的可变阶段累加器,具有专用于ADPLL应用的硬件复杂性最小
机译:采用极值优化的线性相位FIR数字滤波器设计,降低了硬件复杂性。
机译:两电极心电图可实现最小硬件复杂性的动态监控
机译:低复杂度SISO算术代码的累加器辅助解码与图像传输应用
机译:sHI(EL)Ds:一种新型的基于硬件的安全背板,可增强安全性,对系统操作影响最小;硕士论文