Logic gates; Circuit faults; Integrated circuit modeling; Testing; Design for testability; Logic circuits; Quantum computing;
机译:可逆逻辑电路可测试性方法的高效设计
机译:具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
机译:具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
机译:基于独占测试的可逆逻辑电路可测试性技术设计
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:使用模糊逻辑技术确定基于断言的软件测试指标
机译:使用可逆逻辑构造在线可测试电路
机译:组合逻辑电路的最小故障测试时序设计和可测试实现