...
机译:可逆逻辑电路可测试性方法的高效设计
Univ Calcutta AK Choudhury Sch Informat Technol Kolkata India;
Kalinga Inst Ind Technol KIIT Sch Elect Engn Bhubaneswar India;
Jadavpur Univ Comp Sci & Engn Kolkata India;
Design for testability; reversible circuit; single missing gate fault; partial missing gate fault; multiple missing gate fault;
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
机译:具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
机译:在线可测试可逆逻辑电路设计的新方法
机译:组合逻辑电路的有效测试松弛技术。
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:一种新颖的可逆逻辑门及其使用QCa实现经济高效的算术逻辑电路的系统方法