Parity check codes; Decoding; Throughput; Complexity theory; Bit error rate; Field programmable gate arrays; Hardware;
机译:用于循环耦合QC-LDPC码的3.0 Gb / s吞吐量的硬件高效解码器
机译:基于GPU的LDPC块码和LDPC卷积码解码器的实现
机译:从经典行循环QC-LDPC构造量子LDPC码
机译:基于随机置换矩阵的循环耦合的LDPC代码
机译:分析从LDPC块代码派生的LDPC卷积代码。
机译:具有速率自适应LDPC码的解码转发多中继网络的能量效率
机译:基于随机置换矩阵的循环耦合LDPC码