Latches; Clocks; Logic gates; Pipelines; Flip-flops; Standards; Layout;
机译:细粒度三重模式冗余逻辑的全自动,可测试设计
机译:低功率里德穆勒逻辑标准单元及其双逻辑映射
机译:使用电流模式逻辑环形振荡器和三倍频器的低功耗正交本地振荡器
机译:Muller C元件自我校正的三重模块化冗余逻辑,具有多线程和低功耗模式
机译:低功耗FinFET逻辑电路和架构的延迟/功率建模和优化技术。
机译:一种模块化几何框架用于建模真空动力软致动器的力收缩谱
机译:紧凑,高效的MOS-NDR混频器C元件
机译:三模冗余同步架构中实现单源冗余时钟树时竞争条件的影响。