Clocks; Integrated circuit modeling; Simulation; Transient analysis; Radiation hardening (electronics); Computer architecture; Computational modeling;
机译:高速时钟和数据恢复电路的设计
机译:高速时钟和数据恢复电路的设计
机译:通过环路轨迹分析的PLL设计技术,将决策电路的相位裕量考虑在内,适用于超过10Gb / s的时钟和数据恢复电路
机译:高速相位插值时钟和数据恢复电路的单事件暂时的状态恢复设计
机译:高速时钟和数据恢复电路的设计和建模。
机译:准确表征数字电路中单事件瞬变的基础架构
机译:CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]