BMU; CSA; Flexible Architecture; Trace Back; Viterbi Decoder;
机译:FPGA上的参数化多标准高通量Radix-4 Viterbi解码器的设计与实现
机译:用于多标准视频解码的性能驱动并行可重新配置计算架构
机译:多标准无线通信接收机中采用改进系数抽取插值掩盖技术的可重构滤波器组架构设计
机译:多标准接收器的高性能可重新配置维特比解码器设计
机译:用于多标准通道解码的专用指令加速器的设计。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:用于多标准无线通信接收器的低复杂性变量数字滤波器和可重构滤波器组的设计