Convolutional encoder; VLSI design; Viterbi algorithm; Viterbi decoder;
机译:模块化VLSI设计逻辑样式实现可靠维特比解码器电路的综合分析与优化
机译:维特比解码器的位级流水线数字串行VLSI架构的设计和FPGA实现
机译:使用准延迟不敏感模板实现的维特比解码器的异步低功耗和高性能VLSI架构
机译:用于IEEE P802.15-3a UWB通信的1/2维特比解码器的VLSI实现
机译:2/3维特比解码器的VLSI实现和数字IC中的噪声影响。
机译:IEEE 802.15.6标准频段上的人体UWB通道的路径损耗变化
机译:用于无线通信的自适应努力低功耗Viterbi解码器的VLSI实现
机译:用于霍夫曼和维特比解码器的高速VLsI架构。 (重新公布新的可用性信息)