Color; Inverters; Libraries; Logic gates; Minimization; Transistors; Vegetation; Benchmark circuits; logic synthesis; technology mapping; transistor count;
机译:使用混合动力STT-MTJ / CMOS电路的新型低功率和晶体管计数磁算术逻辑单元
机译:减少晶体管的短信效应并减小模拟电路的尺寸
机译:关于晶体管数量的组合数字电路的进化设计和优化
机译:从AIG中获取降低的晶体管计数电路
机译:用于计算机辅助设备仿真的铁电晶体管的物理非准静态模型及其在模拟电路中的应用。
机译:在体内T细胞耗尽强度异化干细胞移植患者患有高供体衍生的T细胞计数患者的有利结果
机译:使用门级演进设计减少数字电路中的晶体管数量
机译:变容计数系统1.计数系统中使用的基本晶体管触发电路