Field programmable gate arrays; Three-dimensional displays; Table lookup; Through-silicon vias; Testing; Bandwidth;
机译:建议使用3D NAND闪存的改进工艺技术在一个硅柱内进行并行处理的堆叠式Fe-FET可重构逻辑电路
机译:通过3D芯片堆叠图形内存和可重新配置的内存接口来优化GPU能源效率
机译:单片式 - 3D(M3D)互补金属氧化物半导体 - 纳米机电(CMOS-NEM)混合可重构逻辑(RL)电路
机译:在3D模具叠层中使用现有的可重配置逻辑进行测试
机译:基于TSV的3D堆叠式IC的测试设计和测试优化技术。
机译:晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
机译:用3D模具堆叠图形存储器和可重新配置的内存接口优化GPU能效