Barrel Shifter; FPGA; IEEE 754; Leading Zero Counter; Virtex-6; adder; double precision; floating point; subtractor;
机译:流水线IEEE-754标准浮点加法器与非流水线加法器的比较
机译:Vedic乘数用于单精度IEEE 754标准浮点数的ALU设计
机译:IEEE-754标准单精度浮点除法器IP库的开发
机译:用于实现IEEE 754标准双精度浮点加法器/减法器的优化硬件架构
机译:IEEE 754单精度浮点快速傅立叶变换的硬件架构的低功耗同步设计。
机译:概念问题和标准。医疗硬件软件和信息交换的标准:IEEE P1157医疗数据交换(MEDIX)委员会概述和状态报告
机译:操作数优化的异步IEEE 754双精度浮点加法器