机译:H.265 / HEVC帧内编码器的高效算法自适应和完全并行的硬件架构
机译:在FPGA平台上使用可配置架构进行实时H.265 / HEVC帧内编码
机译:在FPGA平台上使用可配置架构进行实时H.265 / HEVC帧内编码
机译:硬件H.265 / HEVC编码器的双路径帧内预测架构
机译:HEVC intra编码器的算法和硬件共同设计
机译:适用于车载Ad-Hoc网络的低复杂度且硬件友好的H.265 / HEVC编码器
机译:H.265 / HEVC 4K-UHD编码器运动估计的算法和体系结构设计