首页> 外文会议>IEEE Conference on Electrical Performance of Electronic Packaging and Systems >Power efficiency modeling and optimization of high-speed equalized-electrical I/O architectures
【24h】

Power efficiency modeling and optimization of high-speed equalized-electrical I/O architectures

机译:高速均衡电气I / O架构的功率效率建模与优化

获取原文

摘要

An I/O design framework is presented which combines statistical link analysis with circuit power models to predict the power-optimum equalization architecture, circuit style, and transmit swing at a given data rate, channel, and process node.
机译:提出了一种I / O设计框架,其将统计链路分析与电路功率模型相结合,以预测电源最佳均衡架构,电路样式,并以给定的数据速率,通道和处理节点传输摆动。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号