Brent-Kung Adder; CMOS Technology; Parallel Prefix Adder; Power-Delay Product; Sklansky Adder;
机译:具有全面PTL单元的扇出改进的并行前缀加法器和分级比特效率
机译:8位高速并行前缀加法器的高效设计
机译:使用并行前缀加法器的高效减少-1模数(2〜N + 1)加法器
机译:采用CMOS 90nm技术的新型并行前缀加法器结构,具有有效的关键延迟路径和增加的比特效率
机译:FPGA结构和性能测量,用于快速高效的Parallel-Prefix模2('n)-1加法器。
机译:高效16位并行前缀Ladner-Fischer加法器1的设计