phase detectors; integrated circuit design; logic design; circuit complexity; clocks; Ge-Si alloys; bang-bang half-rate architecture; random input clock; phase detectors; logic circuits; circuit complexity; clock distribution circuits; data recovery circuit; clock recovery circuit; 40 Gbit/s; SiGe;
机译:时钟和数据恢复系统的高速体系结构和建筑模块
机译:时钟和数据恢复系统的高速体系结构和建筑模块
机译:用于时钟和数据恢复电路的多级半速率相位检测器
机译:一种用于高速时钟和数据恢复的新型半速率架构
机译:基于半速率时钟的高速多比特时钟和数据恢复系统
机译:绿色血统中的时钟:Picoeukaryote Ostreococcus昼夜节律建筑的比较功能分析
机译:光通信系统半速率时钟和数据恢复电路的设计