FIT rate; SER; SEU; Soft error; sequential circuits;
机译:清晰:基于纳米级组合逻辑缓解DECS的跨层软错误率降低方法
机译:一种有效的顺序数字电路设计,可减少纳米级CMOS技术中的软错误
机译:健壮的触发器电路,可防止组合和顺序逻辑电路出现软错误
机译:纳米级顺序逻辑的软错误率确定
机译:纳米级CMOS组合逻辑电路中的辐射诱发的软错误机制。
机译:酿酒酵母单倍体到二倍体转变过程中极性确定的顺序逻辑
机译:纳米级顺序逻辑的软错误率确定