退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:为同步时序电路生成紧凑的测试序列时
Irith Pomeranz; Sudhakar M. Reddy;
机译:同步时序电路测试序列的静态压缩程序
机译:在进行生成测试时,避免使用全扫描来检测同步时序电路中的冗余故障
机译:基于同步时序电路中测试序列的主输入锥
机译:在生成同步顺序电路的紧凑型测试序列
机译:快速静态测试压缩及其在同步时序电路的测试生成中的应用。
机译:蜂窝和网络机制可能会在海马样电路中生成顺序对象遇到的稀疏编码
机译:关于生成同步时序电路紧凑型测试序列的研究
机译:同步时序电路的自动测试模式生成
机译:用于测试集成电路(尤其是存储器和存储器控制器电路)的扫描顺序的顺序,并带有用于帮助测试数据分析的连接表
机译:用于时序电路的静态测试序列压缩的分区和重新排序方法
机译:同步时序电路的测试图生成方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。