In this paper we propose a technique that uses an additional mini cache located between the I-Cache and the CPU core, and buffers instructions that are nested within loops and are continuously otherwise fetched from the I-Cache. This mechanism is combined with code modifications, through the compiler, that greatly simplify the required hardware, eliminate unnecessary instruction fetching, and consequently reduce signal switching activity and the dissipated energy.
We show that the additional cache, dubbed
在本文中,我们提出了一种技术,该技术使用位于I-Cache和CPU内核之间的附加微型高速缓存,并缓冲嵌套在循环中并从I-Cache连续获取的指令。这种机制与通过编译器进行的代码修改相结合,可以大大简化所需的硬件,消除不必要的指令提取,从而减少信号切换活动和功耗。 P>
我们证明了当编译器承担在其中分配指令的作用时,称为
机译:架构和编译器技术,可降低高性能微处理器的能耗
机译:架构和编译器技术,可降低高性能微处理器的能耗
机译:微处理机能量和性能的动态比较器驱动控制
机译:架构和编译器支持可减少高性能微处理器的内存层次结构中的能耗
机译:用于降低高性能微处理器能耗的体系结构和编译器技术。
机译:数据中心中的分层和混合式能量存储设备:架构控制和配置
机译:架构和编译器支持,以减少高性能微处理器的内存层次结构中的能耗