机译:CMOS复杂逻辑模块的最佳布局算法
机译:串行/并行模块驱动器具有低功耗,CMOSAVCMOS控制逻辑
机译:模块驱动器具有低功耗和CMOS / LVCMOS控制逻辑
机译:用于高级CMOS工艺模块开发的ADEQUAT项目
机译:基于0.18μMCMOS工艺的2GHz发射机设计及其线性化,以及基于0.25μM锗硅双极工艺的8 GHz收发器设计(采用GSML方法)。
机译:MLM Builder:用于开发和维护Arden语法医学逻辑模块的集成套件
机译:采用0.25 µm SiGe:C BiCMOS工艺的RF-MEMS开关模块
机译:使用转移电子逻辑器件进行精确时间间隔测量的逻辑模块。