Projections of computer technology forecast processors with peak performance of 1,000 MIPS in the relatively near future. These processors could easily lose half or more of their performance in the memory hierarchy if the hierarchy design is based on conventional caching techniques. This paper presents hardware techniques to improve the performance of caches.
Together, victim caches and stream buffers reduce the miss rate of the first level in the cache hierarchy by a factor of two to three on a set of six large benchmarks.
计算机技术的预测预测在相对不久的将来,处理器的峰值性能将达到1,000 MIPS。如果层次结构设计基于常规缓存技术,则这些处理器可能会轻易失去其在内存层次结构中一半或更多的性能。本文提出了提高缓存性能的硬件技术。 P>
在一组六个大型基准测试中,受害缓存和流缓冲区一起将缓存层次结构中第一级的未命中率降低了2到3倍。 P>
机译:选择性受害者缓存:一种提高直接映射缓存性能的方法
机译:通过结合使用拆分缓存,受害者缓存和流缓冲区来提高数据缓存性能
机译:通过跟踪缓存层次结构和基于路径的跟踪预取来提高跟踪缓存处理器的性能
机译:回顾:通过添加小型全关联缓存和预取缓冲区来提高直接映射的缓存性能
机译:通过硬件预取和缓存替换来提高内存层次结构的性能。
机译:将指令预取与部分缓存锁定相结合以改善实时系统中的WCET
机译:回顾:通过增加一个小型的全关联缓存和预取缓冲区,提高直接映射的缓存性能
机译:大规模共享存储器多处理器中高速缓存和数据预取缓冲区的有效性