机译:可配置内存控制器-内存接口插座SOFT IP的设计和验证
机译:90纳米FPGA I / O缓冲器设计,源同步系统的数据速率为1.6 Gb / s,外部存储器接口的时钟速率为300 MHz
机译:根据实时视频系统的接口和内存模型生成多面体空间并估算内存
机译:使用内存模拟器验证H.263 VIDEO DSP的外部数据内存接口
机译:基于FPGA的可重配置架构的专用外部存储器接口。
机译:GeneEvolve:一种快速且高效存储的实时仿真器可模拟现实的全基因组序列和SNP数据
机译:使用内存模拟器验证H.263视频Dsp的外部数据内存接口