Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, 10617, Taiwan;
Department of Electrical Engineering, National Taiwan University, Taipei, 10617, Taiwan;
Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, 10617, Taiwan;
FinFETs; Windows; Layout; Lithography; Logic gates; Runtime; Data structures;
机译:基于树表示的具有对称约束的模拟IC布局设计布局
机译:基于O树表示的积木布局设计增量布局算法。
机译:常规(SI_3N_4)SOI FinFET对模拟/ RF设计的高性能(HFO_2)SOI FinFET的分析与性能探索
机译:WB树:FinFET模拟布局设计 * sup>的网状树表示
机译:模拟电路设计自动化的布局效果建模。
机译:基于射频/模拟电路的非对称漏极扩展Dual-kk Trigate叠底FinFET
机译:用于超低压模拟应用的FinFET的设计和优化
机译:采用14nm FinFET工艺制造的超高速模数转换器,用于数字和混合相控阵系统。