integrated circuit testing; microprocessor chips; Moore law; burn-in cost reduction; hardware architecture; process architecture;
机译:小型机和大型机:随着硬件成本的降低,鼓励并行架构开发,现有系统的功能更加强大
机译:具有成本效益的可变通道FastICA硬件架构和EEG信号处理的实现
机译:加密处理器架构的硬件实现成本
机译:一种新颖的过程和硬件架构,可以减少燃烧成本
机译:一种用于降低本地并行和分布式虚拟化云环境成本的云架构
机译:硬件互联神经网络的低成本互连架构
机译:用软件和硬件实现减少了硬件成本的数字方法多级离散傅里叶变换在可编程逻辑设备上
机译:回收飞行硬件组件和系统以降低下一代研究成本