design for testability; built-in self test; high level synthesis; integrated circuit testing; integrated circuit design; algorithm theory; data path allocation; BIST testability metrics; Built-In Self-Test designs; register transfer level; data path test;
机译:Power-Cons训练的不可扫描的BIST可用RTL数据路径的测试综合和调度算法
机译:基于MECORIC算法的DataPath资源分配在高级合成中的设计空间探索
机译:基于RTL数据路径并发单控件可测试性的BIST
机译:基于BIST可测试性度量的高级数据路径分配算法
机译:位切片数据路径设计中的可测试性插入:伪穷举BIST方法。
机译:基于混合负选择算法和遗传算法的最优路径测试数据生成
机译:基于符号可测性分析的RTL控制器-数据路径的BIST方案