asynchronous circuits; combinational circuits; delay circuits; logic design; asynchronous bundled-data transfer circuits; combinational circuits; delay variation characteristics; scalable-delay-insensitive model; variation-aware delay cell library;
机译:基于启动时间近似的带捆绑数据实现的异步电路调度方法
机译:带有捆绑数据实现的非流水线异步电路的ASIC设计支持工具集*
机译:纳米计算系统基于细胞阵列的时延不敏感异步电路设计与测试
机译:考虑延迟变化特征的异步捆绑数据传输电路的一种新颖设计方法
机译:准延迟不敏感异步电路的正式建模与验证方法
机译:生化时滞和分子噪声下基因网络的系统分子电路设计方法
机译:复杂顺序异步数字电路有效的设计方法
机译:基于约束门延迟比的延迟自由实现异步时序开关电路。