low-power electronics; boundary scan testing; logic testing; logic partitioning; built-in self test; design for testability; low power testing; multiple scan chain design technique; test power reduction; BIST; DFT; design for test; test application time;
机译:一种在测试应用过程中降低多链扫描电路中峰值功率的交错技术
机译:具有低功耗和高质量扫描测试的多重扫描压缩编码解码器的设计技术
机译:在线性扫描和双树扫描架构上使用集成扫描单元和测试矢量重排序技术降低测试功耗
机译:BIST测试应用中的功率降低多扫描链设计技术
机译:一种有效的基于松弛的测试宽度压缩技术,用于多扫描链测试。
机译:分离腐烂希瓦氏菌Mn(IV)还原缺陷型突变体的两种快速筛选技术的设计和应用
机译:通过电源门控和有效的扫描分区,降低每次扫描BIST的功耗