CMOS integrated circuits; ion implantation; doping profiles; silicon; elemental semiconductors; rapid thermal annealing; integrated circuit measurement; dielectric thin films; gate postdoping; source/drain implant/anneal; source/drain extension impla;
机译:低于1/4 / splμm/ m的双栅极CMOS技术,使用用于nMOS和pMOS栅极的原位掺杂多晶硅
机译:一种新颖的双偏置注入源极/漏极技术,可通过0.12- / splμm/ m单栅极低功耗SRAM器件来减少栅极感应的漏极泄漏
机译:抑制硼从源极/漏极延伸区的渗透,以改善65nm节点CMOS及以上晶体管的栅极泄漏特性和栅极氧化物可靠性
机译:门岗位划分到浇筑/退火浇筑/漏极和延伸和延伸:最大化多晶硅栅极激活0.1μmCMOS技术
机译:低于100nm CMOS和低于70nm完全自对准双栅极CMOS的钨/硅锗/硅凸起单源/漏极的设计,制造和表征
机译:多晶硅源极门控晶体管中的自热效应
机译:适用于0.1微米以下CMOS技术的高级栅极叠层