首页> 外文会议> >Low-voltage multi-level flash memory: determination of minimum spacing between multi-levels CMOS
【24h】

Low-voltage multi-level flash memory: determination of minimum spacing between multi-levels CMOS

机译:低压多级闪存:确定多级之间的最小间距CMOS

获取原文

摘要

This paper reports that cell reliability issues (e.g. V/sub T/ spread, program disturb, read disturb, subthreshold leakage current, and charge retention), read scheme, and cell structures are the factors for minimizing V/sub T/ spacing for multi-level storage in flash memory. A 2T cell structure is proposed for wider V/sub T/ window, high speed read, and smaller V/sub T/ spacing in order to store more V/sub T/ levels than 1T cell.
机译:本文报告了细胞可靠性问题(例如,v / sub t / Spread,程序干扰,读取干扰,亚阈值泄漏电流和电荷保留),读取方案和单元结构是最小化多的V / sub t /间距的因素 - 在闪存中存储。提出了2T细胞结构,用于更宽的V / SUB T /窗口,高速读取和较小的V / SUB T /间隔,以便存储比1T单元更高的V / SUB T /级别。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号