机译:基于脉动宏单元的VLSI设计风格在单芯片高性能FIR滤波器设计中的应用
机译:使用基于脉动阵列的架构的RSA加密/解密芯片的VLSI设计
机译:在VLSI并行阵列设计中使用可配置功能方法实现二维卷积的脉动实现
机译:用收缩式VLSI芯片设计集成并行处理单元IPU
机译:几何分区用于并行化贴装后VLSI设计过程。
机译:加速多维RF脉冲设计并行传输的多个图形处理单元使用并发计算
机译:用于高速数字信号处理应用的RNS收缩式算术单元的VLSI设计。
机译:浮点收缩VLsI(超大规模集成)芯片的设计研究