Dept. of Electr. Eng., Islamic Azad Univ. of Sci. Res., Kermanshah, Iran;
Block Cipher; FeW Algorithm; Feistel structure; Field Programmable Gate Array (FPGA); High Level Synthesis;
机译:防伪方案中用于激活机制的硬件中实现的轻量级分组密码的面向区域的比较
机译:在Volta和Pascal架构上有效实现轻量级分组密码
机译:在Volta和Pascal架构上有效实现轻量级分组密码
机译:有效的硬件实现少量轻量级块密码
机译:具有并发错误检测功能的分组密码的紧凑硬件实现
机译:轻量级块加密算法LEA的高效硬件实现
机译:在Internet Internet(物联网)中轻量级块密码的可扩展模块的复杂性分析和硬件实现(IOT)