Electronics Practice, Foley Lardner LLP and Electrical Engineering Dept., UCLA California, USA;
Broadcom Corporation and Electrical Engineering Dept., UCLA California, USA;
parallel routing; fault-tolerance; nanoscale architectures;
机译:具有智能自适应路由和容错管理的可扩展智能路由器架构
机译:基于具有冗余度的线性阈值门的容错纳米级体系结构
机译:用于平铺CMP中并行应用程序的容错架构
机译:纳米级旋转波架构中的平行和容错路由
机译:并行和顺序算法,用于优化和设计容错纳米级半导体器件。
机译:容错网络上环路路由器架构在内容互联网上的异构计算系统
机译:基于冗余线性门限的容错纳米结构
机译:容错声纳阵列的并行和分布式计算架构和算法