Logic Technology Development Intel Corporation Hillsboro OR USA;
Logic Technology Development Intel Corporation Hillsboro OR;
MOSFET; optimisation; random-access storage; semiconductor device breakdown; semiconductor device reliability;
机译:后期布局和路线设计技术共同优化,以恒定的基本规则在单个数字节点上进行缩放
机译:计算光刻建模回顾:专注于扩展光学光刻和设计技术的共同优化
机译:A 5-V方案1-V检测防保险丝技术,可在22纳米超低功耗FinFET过程中按需感测和集成电源输送
机译:Intel 22NM Finfet技术设计 - 技术协同优化反熔断器记忆
机译:下一代光刻中的设计技术共同优化。
机译:用于超大规模技术节点的基于2D材料的FET的材料-设备-电路共同优化
机译:新一代设计技术协同优化(DTCO):机器学习辅助建模框架