首页> 外文会议>電子情報通信学会;電子情報通信学会総合大会 >低電圧レベルクロッシングADCの為のバックグラウンド校正可能なヒステリシスコンパレータ回路
【24h】

低電圧レベルクロッシングADCの為のバックグラウンド校正可能なヒステリシスコンパレータ回路

机译:带有背景校准的迟滞比较器电路,用于低电压电平交叉ADC

获取原文

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号