static timing analysis; verification; VLSI CAD; performance;
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模
机译:时序驱动的变化感知分区和混合静态动态CMOS电路的优化
机译:深度亚微型CMOS电路的精确静态定时分析
机译:CMOS深亚微米VLSI电路的准确栅极延迟评估。
机译:基于等效电路模型的亚阈值区域CMOS太赫兹等离子体检测器的准静态分析
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模