Dept. of Inf. Eng. Univ. of Siena Siena Italy;
CMOS logic circuits; Monte Carlo methods; current-mode logic; logic gates; low-power electronics; MOS current-mode logic gates; Monte Carlo simulation; delay-power variability; power consumption; size 65 nm; standard subthreshold CMOS logic; ultra-low power subthreshold MCML gates;
机译:用于超低功耗设备的扩展噪声裕度亚斯雷姆电池的低功率设计
机译:用于超低功率射频识别(RFID)的双栅极MOSFET的设计和分析:器件和电路协同设计
机译:低功耗多阈值MCML:分析,设计和可变性
机译:超低功耗亚阈值MCML门的分析与设计
机译:强大的超低功耗亚阈值数字电路设计。
机译:电润湿显示器的上升梯度和锯齿波驱动波形设计可实现超低功耗
机译:用于超低功率射频识别(RFID)的双栅极MOSFET的设计和分析:器件和电路协同设计