A res Inria -Citi -INSA de Lyon 21 avenue Jean Capelle F69621 Villeurbanne Cedex -France;
机译:高速交换机和路由器中用于每流缓冲的并行混合内存体系结构的设计和分析
机译:混合Nano / CMOS动态可重构架构的设计空间探索和数据存储架构设计
机译:半透明波长路由光网络中的稀疏再生:体系结构,网络设计和波长路由
机译:多核混合光子片上网络(2D-PHENIC)的高效路由器架构,设计和性能探索
机译:软体现架构:朝着软件建筑设计的混合体现设计识别方法
机译:容错网络上环路路由器架构在内容互联网上的异构计算系统
机译:粗/精细混合粒状路由光网络的建筑与设计