Delft University of Technology, Netherlands;
Delft University of Technology, Netherlands;
Delft University of Technology, Netherlands;
Lund University, Sweden;
Delft University of Technology, Netherlands;
Phase noise; Multi-stage noise shaping; Phase locked loops; Jitter; Tuning; Delays; Frequency measurement;
机译:使用基于时间放大器的TDC的3.7mW低噪声宽带4.5GHz数字N分频PLL
机译:使用低功率GRO-TDC的混合PLL,可降低带内相位噪声
机译:基于FIR嵌入式相位内插器的宽带小数N分频PLL噪声滤波
机译:3.5-6.8GHz宽带宽DTC辅助分数-N全数字PLL,具有醪ΔΣTDC,用于低频相位噪声
机译:具有90°相移锁定和有源开关电容环路滤波器的小数N分频PLL。
机译:单片CMOS传感器平台具有9216碳纳米管传感器元件阵列以及低噪声宽带和宽动态范围读出电路
机译:具有自适应相位噪声消除功能的宽带2.4 GHz ISM频带N分频PLL