首页> 外文会议>Entwurf integrierter schaltungen >Einführung binärer Entscheidunsgraphen auf hoher Beschreibungsebene in VHDL
【24h】

Einführung binärer Entscheidunsgraphen auf hoher Beschreibungsebene in VHDL

机译:在VHDL中以高描述级别引入二进制决策图

获取原文
获取原文并翻译 | 示例

摘要

Die Erzeugung von Funktionaltests dient der Aufdeckung von Designfehlern. Befolgt man beim Top-Down Entwurf von der Spezifikation bis zum Silizium einige Regeln ähnlich denen des strukturierten Software Entwurfs, so können diese Tests die Entwurfs-Validation auf den einzelnen Entwurfsebenen unterstützen. Die Evaluierung solcher Funktionaltests ausgehend von einem Verhaltensmodell beschrieben in VHDL ist ähnlich dem Problem des Softwaretests. Das Verfahren des Pfadtests versucht mögliche Eingang-Ausgang-Transferpfade freizuschalten. Hierbei werden Pfadprädikate mittels symbolischer Ausführung an bedingten Verzweigungspunkten in Form von Gleichungen erzeugt, die auf Erfüllbarkeit hin überprüft werden müssen. Ergibt sich innerhalb eines solchen Gleichungssystems kein Widerspruch, so ist die Existenz des entsprechenden Transferpfades gewährleistet. In diesem Zusammenhang wird ein Verfahren zur Lösung solcher Gleichungssysteme mittels binärer Entscheidungsgraphen vorgestellt.
机译:功能测试的创建用于检测设计错误。如果从规范到芯片遵循从上至下设计的一些类似于结构化软件设计的规则,则这些测试可以支持各个设计级别的设计验证。基于VHDL中描述的行为模型对此类功能测试的评估类似于软件测试的问题。路径测试过程尝试解锁可能的输入-输出传输路径。在此,路径谓词是通过在等式形式的条件分支点处的符号执行生成的,必须对其是否满足进行检查。如果在这样的方程组内不存在矛盾,则可以保证存在相应的传输路径。在这种情况下,提出了一种使用二进制决策图求解此类方程组的方法。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号