Dept. of Electron. Inf., Tech. Univ. of Koszalin, Koszalin, Poland;
constraint handling; evolutionary computation; field programmable gate arrays; parallel architectures; system-on-chip; allocation mapping algorithm; constraint programming; evolution algorithms; linear allocation mapping; multicontext FPGA devices; nonlinear allocation mapping; processor arrays; processor matrix;
机译:在多上下文FPGA器件中实现的处理器阵列分配映射的新概念和新算法
机译:针对在FPGA上实现的嵌入式平台中使用的矩阵算法的处理器阵列生成
机译:k-LUT FPGA设备上系统阵列处理器优化和映射的评估研究
机译:处理器阵列实现为多上下文FPGA设备的新构思和分配映射算法
机译:用于实时车辆检测应用的图像处理算法的基于FPGA的硬件实现。
机译:将神经网络映射到基于FPGA的IoT设备以进行超低延迟处理
机译:在多上下文FPGA器件中实现的处理器阵列分配映射的新概念和新算法